Go to the content. | Move to the navigation | Go to the site search | Go to the menu | Contacts | Accessibility

| Create Account

Pedretti, Davide (2018) Design and Development of a Multi-Purpose Input Output Controller Board for the SPES Control System. [Ph.D. thesis]

Full text disponibile come:

[img]
Preview
PDF Document
28Mb

Abstract (italian or english)

This PhD work has been carried out at the Legnaro National Laboratories (LNL), one of the four national labs of the National Institute for Nuclear Physics (INFN). The mission of LNL is to perform research in the field of nuclear physics and nuclear astrophysics together with emerging technologies. Technological research and innovation are the key to promote excellence in science, to excite competitive industries and to establish a better society. The research activities concerning electronics and computer science are an essential base to develop the control system of the Selective Production of Exotic Species (SPES) project. Nowadays, SPES is the most important project commissioned at LNL and represents the future of the Lab. It is a second generation Isotope Separation On-Line (ISOL) radioactive ion beam facility intended for fundamental nuclear physics research as well as experimental applications in different fields of science, such as nuclear medicine; radio-pharmaceutical production for therapy and diagnostic. The design of the SPES control system demands innovative technologies to embed the control of several appliances with different requirements and performing different tasks spanning from data sharing and visualization, data acquisition and storage, networking, security and surveillance operations, beam transport and diagnostic. The real time applications and fast peripherals control commonly found in the distributed control network of particle accelerators are accompanied by the challenge of developing custom embedded systems.
In this context, the proposed PhD work describes the design and development of a multi-purpose Input Output Controller (IOC) board capable of embedding the control of typical accelerator instrumentation involved in the automatic beam transport system foreseen for the SPES project.
The idea behind this work is to extend the control reach to the single device level without losing in modularity and standardization.
The outcome of the research work is a general purpose embedded computer that will be the base for standardizing the hardware layer of the frontend computers in the SPES distributed control system.
The IOC board is a Computer-on-Module (COM) carrier board designed to host any COM Express type 6 module and is equipped with a Field Programmable Gate Array (FPGA) and user application specific I/O connection solutions not found in a desktop pc. All the generic pc functionalities are readily available in off-the-shelf modules and the result is a custom motherboard that bridges the gap between custom developments and commercial personal computers.
The end user can deal with a general-purpose pc with a high level of hardware abstraction besides being able to exploit the on-board FPGA potentialities in terms of fast peripherals control and real time digital data processing.
This document opens with an introductory chapter about the SPES project and its control system architecture and technology before to describe the IOC board design, prototyping, and characterization. The thesis ends describing the installation in the field of the IOC board which is the core of the new diagnostics data readout and signal processing system. The results of the tests performed under real beam conditions prove that the new hardware extends the current sensitivity to the pA range, addressing the SPES requirements, and prove that the IOC board is a reliable solution to standardize the control of several appliances in the SPES accelerators complex where it will be embedded into physical equipment, or in their proximity, and will control and monitor their operation replacing the legacy VME technology. The installation in the field of the IOC board represents a great personal reward and crowns these years of busy time during which I turned what was just an idea in 2014, into a working embedded computer today.

Abstract (a different language)

Questo lavoro di dottorato è stato svolto presso ai Laboratori Nazionali di Legnaro (LNL), uno dei quattro laboratori nazionali dell’Istituto Nazionale di Fisica Nucleare. La missione principale dei LNL è la ricerca di base nella fisica e astrofisica nucleare, sostenuta da un’importante ricerca relativa alle tecnologie emergenti. Le attività di ricerca nell’ambito dell’elettronica e dell’informatica sono essenziali per lo sviluppo del sistema di controllo del progetto SPES (produzione selettiva di specie esotiche). SPES è il progetto piú importante e rappresenta il futuro dei laboratori di Legnaro. Si tratta di una infrastruttura di tipo ISOL (separazione di isotopi in linea), di seconda generazione, il cui obiettivo è quello di generare e accelerare un fascio di ioni radioattivi dedicato alla ricerca nel campo della fisica nucleare, astrofisica nucleare, e ad applicazioni sperimentali in diversi campi della scienza come la produzione di particolari radionuclidi per la medicina nucleare che saranno utili per la diagnosi e la cura di patologie oncologiche. Il progetto del sistema di controllo di SPES sarà basato su tecnologie innovative che consentiranno di monitorare e controllare dispositivi tra loro molto diversi e che eseguono funzioni differenti che vanno dall’acquisizione e visualizzazione dei dati, condivisione dei dati in rete, memorizzazione delle informazioni, operazioni di sorveglianza, diagnostiche e trasporto del fascio. In questo contesto, il dottorato di ricerca proposto descrive il progetto e la realizzazione di una scheda elettronica di controllo (IOC) multifunzione capace di controllare quasi tutte le apparecchiature coinvolte nel trasporto del fascio di ioni radioattivi. L’idea di base di questo lavoro è quella di estendere il controllo a livello di singola apparecchiatura o piccoli gruppi di dispositivi senza rinunciare alla modularità e alla standardizzazione dell’elettronica. Il risultato del lavoro di dottorato è un computer embedded multifunzione progettato con tecnologie all’avanguardia che diventerà lo standard, a livello hardware, su cui si baserà il sistema di controllo distribuito di SPES. Questo controllore multifunzione integra tutte le funzionalità di un computer commerciale e in aggiunta è equipaggiato con un dispositivo programmabile sul campo (FPGA) e alcune periferiche non standard dedicate ad applicazioni di controllo specifiche. L’utente finale potrà sfruttare questa scheda elettronica come un qualunque pc commerciale, oppure, potrà sfruttare le potenzialità della FPGA per le elaborazioni digitali dei dati in tempo reale, per il trasferimento dei dati ad alta velocità su fibra ottica, per chiudere anelli di controllo a larga banda e per avere tempi di risposta agli stimoli in ingresso dal campo deterministici e molto brevi. Il documento apre con una introduzione sul progetto SPES prima di descrivere la progettazione, prototipizzazione e validazione della scheda IOC dando particolare risalto alle attività in cui il mio contributo è stato fondamentale. La tesi si chiude descrivendo l’integrazione della scheda IOC nel sistema di diagnostiche di fascio di SPES. Le misure del profilo di fascio eseguite sul campo e l’estensione della sensibilità di corrente a pochi pA confermano che la scheda elettronica progettata è una soluzione affidabile per standardizzare, a livello hardware, il controllo di diverse apparecchiature nel complesso degli acceleratori del progetto SPES. Questa scheda sostituirà la tecnologia VME in diverse applicazioni e sarà la base su cui implementare un sistema di trasporto di fascio automatico e di qualità, fondamentale per il successo delle attività di ricerca ai LNL. L’installazione in campo della scheda elettronica rappresenta una soddisfazione personale enorme e corona questi anni di duro lavoro durante ai quali ho trasformato quella che nel 2014 era solo un’idea, in un computer embedded pienamente funzionante.

Statistiche Download
EPrint type:Ph.D. thesis
Tutor:Bertocco, Matteo
Supervisor:Bellato, Marco
Ph.D. course:Ciclo 31 > Corsi 31 > INGEGNERIA DELL'INFORMAZIONE
Data di deposito della tesi:21 November 2018
Anno di Pubblicazione:21 November 2018
Key Words:Multi-purpose controller FPGA Real-time Beam diagnostic Embedded computer Hardware Digital data processing PCB design Control system Sistema di controllo Elettronica digitale Diagnostiche di fascio
Settori scientifico-disciplinari MIUR:Area 09 - Ingegneria industriale e dell'informazione > ING-INF/05 Sistemi di elaborazione delle informazioni
Area 09 - Ingegneria industriale e dell'informazione > ING-INF/01 Elettronica
Struttura di riferimento:Dipartimenti > Dipartimento di Ingegneria dell'Informazione
Codice ID:11358
Depositato il:07 Nov 2019 14:39
Simple Metadata
Full Metadata
EndNote Format

Bibliografia

I riferimenti della bibliografia possono essere cercati con Cerca la citazione di AIRE, copiando il titolo dell'articolo (o del libro) e la rivista (se presente) nei campi appositi di "Cerca la Citazione di AIRE".
Le url contenute in alcuni riferimenti sono raggiungibili cliccando sul link alla fine della citazione (Vai!) e tramite Google (Ricerca con Google). Il risultato dipende dalla formattazione della citazione.

[1] "The INFN LNL website". Last accessed: September 2018. Available: http://www.lnl.infn.it/index.php/en/ Vai! Cerca con Google

[2] "The SPES project website". Last accessed: September 2018. Available: https://web.infn.it/spes/ Vai! Cerca con Google

[3] A. Monetti, A.Andreghetto et al, "The RIB production target for the SPES project". Springer Berlin Heidelberg, Eur. Phys. J. A (2015) 51: 128. https://doi.org/10.1140/epja/i2015-15128-6. Vai! Cerca con Google

[4] A. Monetti, "The mechanical design and the realization of the new Wien Filter". Ph.D. thesis, Design and development of the target-ion source system for the SPES project, chapter 4.6, Padova, 2017. Cerca con Google

[5] A. Galata et al, "Status of the SPES-charge breeder (SPES-CB) and its beam line at INFN-LNL". Nuclear Instruments and Methods in Physics Research, Section B: Beam Interactions with Materials and Atoms, Vol. 376, June 2016. DOI: 10.1016/j.nimb.2015.12.031 Cerca con Google

[6] M. E. Thuot, L. R. Dalesio, "Control System Architecture: The Standard and Non-Standard Models". IEEE, Proceedings of International Conference on Particle Accelerators, May 1993, Washington USA, DOI: 10.1109/PAC.1993.309138. Cerca con Google

[7] D. Bortolato, S. Pavinato et al, "Upgrade of the LLRF Control System at LNL". JACoW Proceedings of ICALEPCS2017, Barcelona, 2017, DOI: 10.18429/JACoW-ICALEPCS2017-TUPHA117. Cerca con Google

[8] "The EPICS website". Last accessed: September 2018. Available: https://epics.anl.gov/ Vai! Cerca con Google

[9] D. Pedretti et al, "Custom Hardware Platform Based on Intel Edison Module". JACoW Proceedings of ICALEPCS2015, Melbourne, 2015, DOI: 10.18429/JACoW-ICALEPCS2015-WEM307 Cerca con Google

[10] "The Yocto Project website". Last accessed: September 2018. Available: https://www.yoctoproject.org/ Vai! Cerca con Google

[11] PICMG, "COM Express overview website". Last accessed: September 2018. Available: https://www.picmg.org/openstandards/com-express/ Vai! Cerca con Google

[12] PCI-SIG, "PCI Express Base Specification". Revision 3.1, October 2014. Cerca con Google

[13] ICE Systems, "Proxmox Virtual Environment". Datasheet, 2016, Vienna, Austria. Cerca con Google

[14] PICMG, "COM Express Carrier Design Guide". Rev. 2.0, December 2013. Cerca con Google

[15] BOSCH, "CAN Specification". Version 2.0, September 1991. Cerca con Google

[16] ANSI/VITA, "American National Standard for FPGA Mezzanine Card (FMC) Standard". ANSI/VITA 57.1-2008. Cerca con Google

[17] Xilinx, "iMPACT User Guide". Last accessed: June 2018. Available: http://web.ee.nchu.edu.tw/~cpfan/FY92a-baseband/iMPACT-guide.pdf Vai! Cerca con Google

[18] Xilinx, "Platform Cable USB II". DS593 (v1.5), June 2015. Cerca con Google

[19] Xilinx, "Spartan-6 FPGA Data Sheet: DC and Switching Characteristics". DS162 (v3.1.1), January 2015. Cerca con Google

[20] Xilinx, "Xilinx Power Estimator User Guide". UG440 (v2017.2), June 2017. Cerca con Google

[21] Intel, "ATX Specification". Version 2.03, December 1998. Cerca con Google

[22] ADLINK Technology Inc., "cExpress-BT User's Manual". Revision 0.20 preliminary, May 20, 2014. Cerca con Google

[23] Microsemi, "Understanding 802.3at". PoE Plus Standard Increases Available Power, June 2011. Cerca con Google

[24] Isola, "FR408HR High Performance Laminate and Prepreg". Data Sheet, Rev. B, April 2018. Available: https://www.isola-group.com/wp-content/uploads/data-sheets/fr408hr.pdf Vai! Cerca con Google

[25] Xilinx, "Recommended Design Rules and Strategies for BGA Devices". User Guide, UG1099 (v1.0), March 2016. Cerca con Google

[26] ANSYS, "ANSYS SIwave website". Last accessed: September 2018. Available: https://www.ansys.com/products/electronics/ansys-siwave Vai! Cerca con Google

[27] Hewlett-Packard Company, Intel Corporation, Microsoft Corporation, Renesas Corporation, ST-Ericsson, Texas Instruments, "Universal Serial Bus 3.1 Specification". Revision 1.0, July 26, 2013. Cerca con Google

[28] J. N. Tripathi, "Selection and Placement of Decoupling Capacitors in High Speed Systems". IEEE Electromagnetic Compatibility Magazine, vol. 2, October 2013, DOI: 10.1109/MEMC.2013.6714703. Cerca con Google

[29] A. Rushton, "VHDL for Logic Synthesis". Third Edition, April 2011, ISBN-13: 978-0470688472. Cerca con Google

[30] P. Loschmidt et al, "Guidelines for VHDL Coding". 30-09-2010. Cerca con Google

[31] J. Serrano, "Digital Signal Processing Using Field Programmable Gate Arrays". Proceedings of BIW08, Beam Instrumentation Workshop, Tahoe City, California, May 2008. Cerca con Google

[32] OpenCores, "OpenCores website". Last accessed: September 2018. Available: https://opencores.org/?do=svn Vai! Cerca con Google

[33] OpenCores, "WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores". Revision B4, 2010. Available: https://cdn.opencores.org/downloads/wbspec_b4.pdf Vai! Cerca con Google

[34] Xilinx, "Spartan-6 FPGA GTP Transceivers". Advance Product Specification, UG386, Rev 2.2, April 2010. Cerca con Google

[35] Xilinx, "LogiCORE IP Tri-Mode Ethernet MAC v4.5". User Guide, UG138, March 2011. Cerca con Google

[36] CERN, "Welcome to the IPbus documentation!". Last accessed: September 2018. Available: https://ipbus.web.cern.ch/ipbus/doc/user/html/ Vai! Cerca con Google

[37] C. Ghabrous Larrea et al, "IPbus: a flexible Ethernet-based control system for xTCA hardware". JINST 10 (2015) no.02, C02019. DOI: 10.1088/1748-0221/10/02/C02019. Cerca con Google

[38] IEEE standards association, "IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters". Revision of IEEE Std 1241-2000, DOI: 10.1109/IEEESTD.2011.5692956. Cerca con Google

[39] MathWorks, "Matlab website". Last accessed September 2018. Available: https://it.mathworks.com/products/matlab.html Vai! Cerca con Google

[40] Analog Devices, "Taking the Mystery out of the Infamous Formula, "SNR = 6.02N + 1.76dB," and Why You Should Care". MT-001, TUTORIAL, Rev A, 2009. Cerca con Google

[41] Analog Devices, "Understand SINAD, ENOB, SNR, THD + N, and SFDR so You Don't Get Lost in the Noise Floor". MT-003, TUTORIAL, Rev A, 2009. Cerca con Google

[42] Silicon Labs, "Improving ADC Resolution by Oversampling and Averaging".AN118, Rev. 1.3 July 2013. Cerca con Google

[43] Actel, "Improving ADC Results Through Oversampling and Post-Processing of data". January 2007. Available: https://www.microsemi.com/document-portal/doc_view/131569-improving-adc-results-white-paper. Vai! Cerca con Google

[44] Atmel, "AVR120: Characterization and Calibration of the ADC on an AVR". Application note, AVR 8-bit Microcontrollers , Rev. 2559E, August 2016. Cerca con Google

[45] CAENels, "4-channel 20 bit 1 MSPS FMC Floating Ammeter". User's Manual, Rev. 1.2, July 2015. Cerca con Google

[46] C. E. Cummings, "Simulation and Synthesis Techniques for Asynchronous FIFO Design". SNUG, San Jose 2002, Rev 1.2 Cerca con Google

[47] SiTime, "Clock Jitter Definitions and Measurement Methods". SiT-AN10007 Rev 1.2, January 2014. Cerca con Google

[48] E. Bogatin, "TDR and VNA Techniques for PCB Characterization". GigaTest Labs, Sunnyvale, CA. Available: https://www.keysight.com/upload/cmc\texttt_upload/All/GTL91.pdf. Vai! Cerca con Google

[49] D. J. Dascher, "Measuring Parasitic Capacitance and Inductance Using TDR". Article 11, Hewlett-Packard Journal, August 1996. Cerca con Google

[50] Keysight Technologies, "N7020A Power Rail Probe for Power Integrity Measurements, N8846A Power Integrity Analysis Application". Data Sheet. Cerca con Google

[51] ON Semiconductor, "Understanding Data Eye Diagram Methodology for Analyzing High Speed Digital Signals". Application note, AND9075/D, Rev. 1, June 2015. Cerca con Google

[52] Xilinx, "ChipScope Integrated Bit Error Ratio Test (IBERT) for Spartan-6 GTP". Product Specification, DS782, Rev 2.02a, October 2011. Cerca con Google

[53] Xilinx, "ChipScope Pro Tutorial: Using IBERT with ChipScope". UG811, Rev 14.5, March 2013. Cerca con Google

[54] Laboratori Nazionali di Legnaro, "Ion Beams Available at the LNL XTU Tandem". UG811, Servizio Sorgenti e Iniettori home page, updates on December 2014, Available: Cerca con Google

https://www.lnl.infn.it/~ssi/Ion_Beams.htm Vai! Cerca con Google

[55] A. Lombardi et al, "The New Positive Ion Injector Piave at LNL". UG811, Proceedings of Particle Accelerator Conference, 1997, DOI: 10.1109/PAC.1997.749951 Cerca con Google

[56] J. Vasquez, M. Poggi et al, "Beam Diagnostics for the SPES Project". Annual Report, Legnaro, Italy, 2013. Cerca con Google

[57] Rogers corporation, "RO3000 Series Circuit Materials". Available: https://www.rogerscorp.com/documents/722/acs/RO3000-Laminate-Data-Sheet-RO3003-RO3006-RO3010.pdf Vai! Cerca con Google

[58] A. Monetti, "Design and development of the target-ion source system for the SPES project". PhD thesis, University of Padova, Italy, 2016. Cerca con Google

[59] P. Forck, Lecture Notes on Beam Instrumentation and Diagnostics. Joint University Accelerator School, Archamps, January - March 2011. Cerca con Google

[60] Goodfellow, "Goodfellow website". Available: http://www.goodfellow-ceramics.com/products/ceramics/shapal-hi-m/characteristics/ Vai! Cerca con Google

[61] Analog Devices, "Low Power, Rail-to-Rail Output, Precision JFET Amplifier". Data Sheet, Rev. F. Cerca con Google

[62] M. Bellato et al, "The Beam Diagnostics System of the ALPI Post-Accelerator". Proceedings of the 3rd EPAC, Berlin, 1992. Cerca con Google

[63] Analog Devices, "Moving Average Filters". dsp-book, chapter 15. Cerca con Google

[64] D. Pedretti et al, "The New Beam Diagnostic Data Readout and Signal Processing System at LNL". IEEE Transactions on Nuclear Science 10.1109/TNS.2018.2808220, February 2018. Cerca con Google

[65] M. Giacchini, G. Bassato et al, "Upgrade of Beam Diagnostics System of Alpi-Piave Accelerator's Complex at LNL". Proceedings of PCaPAC2014, Karlsruhe, Germany, 2014. Cerca con Google

[66] F. Galtarossa, M. Poggi et al, "A Beam Profile Monitor for SPES Low-intensity Radioactive Beams". Annual Report, 2017, Legnaro. Cerca con Google

Download statistics

Solo per lo Staff dell Archivio: Modifica questo record