Vai ai contenuti. | Spostati sulla navigazione | Spostati sulla ricerca | Vai al menu | Contatti | Accessibilità

| Crea un account

Passamani, Antonio (2016) Analysis and Design of a Transmitter for Wireless Communications in CMOS Technology. [Tesi di dottorato]

Full text disponibile come:

[img]
Anteprima
Documento PDF - Versione sottomessa
8Mb

Abstract (inglese)


The number of wireless devices has grown tremendously over the last decade. Great technology improvements and novel transceiver architectures and circuits have enabled an astonishingly expanding set of radio-frequency applications.

CMOS technology played a key role in enabling a large-scale diffusion of wireless devices due to its unique advantages in cost and integration. Novel digital-intensive transceivers have taken full advantage of CMOS technology scaling predicted by Moore's law. Die-shrinking has enabled ubiquitous diffusion of low-cost, small form factor and low power wireless devices.

However, Radio Frequency (RF) Power Amplifiers (PA) transceiver functionality is historically implemented in a module which is separated from the CMOS core of the transceiver. The PA is traditionally dictating power and battery life of the transceiver, thus justifying its implementation in a tailored technology. By contrast, a fully integrated CMOS transceiver with no external PA would hugely benefit in terms of reduced area and system complexity.

In this work, a fully integrated prototype of a Switched-Capacitor Power Amplifier (SCPA) has been implemented in a 28nm CMOS technology. The SCPA provides the functionalities of a PA and of a Radio-Frequency Digital-to-Analog Converter (RF-DAC) in a monolithic CMOS device. The switching output stage of the SCPA enables this circuital topology to reach high efficiencies and offers excellent power handling capabilities. In this work, the properties of the SCPA are analyzed in an extensive and detailed dissertation.

Nowadays Wireless Communications operate in a very crowded spectrum, with strict coexistence requirements, thus demanding a strong linearity to the RF-DAC section of the SCPA. A great part of the work of designing a good SCPA is in fact designing a good RF-DAC. To enhance RF-DAC linearity, a precision of the timing of the elements up to the ps range is required. The use of a single core-supply voltage in the whole circuit including the CMOS inverter of the switching output stage enables the use of minimum size devices, improving accuracy and speed in the timing of the elements.

The whole circuit operates therefore on low core-supply voltage. Throughout this work, a detailed analysis carefully describes the electromagnetic structures which maximize power and efficiency of low-voltage SCPAs.

Due to layout issues subsequent to limited available voltages, however, there is a practical limitation in the maximum achievable power of low-voltage SCPAs. In this work, a Multi-Port Monolithic Power Combiner (PC) is introduced to overcome this limitation and further enhance total achieved system power. The PC sums the power of a collection of SCPAs to a single output, allowing higher output powers at a high efficiency. Benefits, drawbacks and design of SCPA PCs are discussed in this work.

The implemented circuit features the combination of four differential SCPAs through a four-way monolithic PC and is simulated to obtain a maximum drain efficiency of 44% at a peak output power of 29dBm on 1.1V supply voltage. Extensive spectrum analysis offers full evaluation of system performances. After exploring state-of-the-art possibilities offered by an advanced 28nm CMOS technology, this work predicts through rigorous theoretical analysis the expected evolution of SCPA performances with the scaling of CMOS Technologies. The encouraging forecast further emphasizes the importance of SCPA circuits for the future of high-performance Wireless Communications.

Abstract (italiano)


Il numero dei dispositivi senza fili è cresciuto esponenzialmente negli ultimi dieci anni. Grandi progressi tecnologici e nuove architetture di ricetrasmettitori hanno reso possibile un'impressionante insieme di applicazioni a radio-frequenza.

La tecnologia CMOS ha giocato un ruolo centrale nel rendere possibile una diffusione in larga scala di dispositivi senza fili grazie ai suoi esclusivi vantaggi in termini di costo e integrazione. Nuovi ricetrasmettitori marcatamente digitali hanno preso pieno vantaggio dell'evoluzione tecnologica prevista dalla legge di Moore. La riduzione della dimensione degli integrati microelettronici ha permesso una diffusione capillare di dispositivi senza fili a basso costo, di ridotte dimensioni e dal basso consumo.

D'altra parte, la funzionalità degli amplificatori di potenza (PA) per radio frequenza (RF) è storicamente implementata in un modulo che è separato dal nucleo CMOS del ricetrasmettitore. Il PA determina tradizionalmente la potenza e la durata della batteria del ricetrasmettitore, e per ciò è giustificata la sua implementazione in una tecnologia dedicata. All'opposto, un ricetrasmettitore CMOS pienamente integrato senza PA esterno beneficerebbe largamente in termini di riduzione di area e di complessità di sistema.

In questo lavoro, un prototipo completamente integrato di Amplificatore di Potenza a Capacità Commutate (SCPA) è stato implementato in una tecnologia CMOS a 28nm. L'SCPA fornisce le funzionalità di un PA e di un Convertitore Digitale-Analogico in Radio Frequenza (RF-DAC) in un dispositivo CMOS monolitico. Lo stadio d'uscita commutato dell'SCPA rende questa topologia capace di raggiungere alte efficienze e offre un'eccellente capacità di generare potenza. In questo lavoro, le proprietà dell'SCPA sono analizzate in una discussione estensiva e dettagliata.

Le comunicazioni senza fili di oggi operano in uno spettro molto affollato, con requisiti di coesistenza molto stretti, che quindi richiedono un'alta linearità alla sezione RF-DAC dell'SCPA. Una grande parte del lavoro di progetto di un SCPA è infatti progettare un buon RF-DAC. Per migliorare la linearità dell'RF-DAC, è richiesta una precisione della temporizzazione degli elementi fino all'ordine di grandezza dei ps. L'uso di una singola tensione di alimentazione, incluso l'invertitore CMOS dello stadio di uscita commutato, rende possibile l'uso di dispositivi di dimensione minima, migliorando l'accuratezza e la velocità della temporizzazione degli elementi.

L'intero circuito opera quindi su una bassa tensione di alimentazione. Nel corso di questo lavoro, un'analisi dettagliata descrive con attenzione le strutture elettromagnetiche che massimizzano la potenza e l'efficienza degli SCPA a bassa tensione.

A causa di problemi di maschere dovuti alle limitate tensioni disponibili, comunque, c'è una limitazione pratica nella massima potenza che un SCPA a bassa tensione può raggiungere. In questo lavoro, un Sommatore di Potenza Monolitico Multi-Porta (PC) è introdotto per superare questa limitazione e incrementare ulteriormente la potenza di sistema totale. Il PC somma la potenza di una collezione di SCPA in una singola uscita, rendendo possibili potenze più alte con un'alta efficienza. I benefici, i problemi e il progetto dei PC per SCPA sono discussi in questo lavoro.

Il circuito progettato comprende la combinazione di quattro SCPA attraverso un Sommatore di Potenza (PC) monolitico ed è simulato ottenere un'efficienza massima di collettore del 44% con una potenza di picco di 29dBm da una tensione di alimentazione di 1.1V. Estensive analisi di spettro offrono una completa valutazione delle prestazioni di sistema. Dopo aver esplorato le prestazioni dello stato-dell'arte offerte da un'avanzata tecnologia CMOS a 28nm, questo lavoro predice attraverso un'analisi teorica rigorosa l'evoluzione attesa delle prestazioni dell'SCPA con l'evoluzione delle tecnologie CMOS. L'incoraggiante previsione enfatizza ulteriormente l'importanza dei circuiti SCPA per il futuro delle comunicazioni senza fili ad alte prestazioni.

Statistiche Download - Aggiungi a RefWorks
Tipo di EPrint:Tesi di dottorato
Relatore:Bevilacqua, Andrea
Dottorato (corsi e scuole):Ciclo 28 > Scuole 28 > INGEGNERIA DELL'INFORMAZIONE > SCIENZA E TECNOLOGIA DELL'INFORMAZIONE
Data di deposito della tesi:29 Gennaio 2016
Anno di Pubblicazione:29 Gennaio 2016
Parole chiave (italiano / inglese):RF-DAC, C-DAC, PA, Power Combiner, Wireless, Power, Efficiency, PAPR, Images, Quantization Noise, Harmonic Distortion, Phase Noise, I/Q, Desensitization, Polar, State-of-the-art, thermometric, SCPA, Third-Order, Block Diagram, Die, Package, Substrate, Platform, Continuous-Wave, Envelope,
Settori scientifico-disciplinari MIUR:Area 09 - Ingegneria industriale e dell'informazione > ING-INF/01 Elettronica
Struttura di riferimento:Dipartimenti > Dipartimento di Ingegneria dell'Informazione
Codice ID:9331
Depositato il:21 Ott 2016 15:08
Simple Metadata
Full Metadata
EndNote Format

Download statistics

Solo per lo Staff dell Archivio: Modifica questo record